针对模拟存算一体芯片设计中仿真验证难题,提出一种创新的数字接口设计方案,旨在提高大规模计算场景下的仿真效率。该方案分析SRAM存算一体原理,将SPICE模型与数字控制电路结合,利用数字方法完成模拟存算一体设计的仿真验证,从而提升开发效率。为验证方案的有效性,构建评估体系,对比数字接口仿真与传统模拟电路仿真。结果显示,新方案仿真速度提升2倍以上,配置效率提升1 000倍以上,优势显著。该研究获得科技部重点研发计划 (2021YFB3601300)支持,已在180 nm工艺节点完成流片验证,证实了数字接口设计方案在大规模计算场景下仿真存算一体设计的效率优势。
2025年07月01日